Partial Translation of

JP 61(1986)-288498 A

Publication Date:

December 18, 1986

Application No.:

60(1985)-130647

Filing Date:

June 14, 1985

Inventor:

Yukio SAKABE

Inventor:

Goro NISHIOKA

Inventor:

Hiroshi TAKAGI

ceramic boards 21 to 26 instead of the through holes 7.

10 Applicant:

5

15

20

25

30

35

40

Murata Manufacturing Company, Ltd.

Title of the Invention: ELECTRONIC COMPONENT BUILTIN


MULTILAYER CERAMIC BOARD

<u>Translation of page 2, upper right column line 2 to lower left column the last line</u>
(Example)

Fig. 1 is a cross-sectional view schematically showing an electronic component built-in multilayer ceramic board according to one embodiment of the present invention, and Fig. 2 is its equivalent circuit diagram. The multilayer ceramic board 2 is formed by laminating ceramic boards 21 to 25, each having a through hole 7, and a ceramic board 26 without a through hole. In the multilayer ceramic board 2 and within the space formed with the combination of the through holes 7 of the respective ceramic boards, electronic components such as passive elements in a chip form, e.g., lamination type capacitors 3 and 4 and resistor 5 are stored. Then, such capacitors 3 and 4 and resistor 5 are appropriately connected by a conductor 6 that is provided at the interlayer and within the through holes 7 of the multilayer ceramic board 2, thus configuring a circuit as shown in Fig. 2. In this case, the space for storing the respective electronic components may be formed with depressions that are appropriately provided in the respective

An exemplary method for manufacturing the above-stated electronic component built-in multilayer ceramic board is described below, with reference to Fig. 3. In each of the green sheets 21G to 25G of green sheets 21G to 26G made of ceramic, capable of low-temperature sintering in a reducing atmosphere, various sizes of through holes 7 are bored beforehand so as to correspond to the shapes and dimensions of the capacitors 3, 4 and the resistor 5 to be stored and at the positions corresponding to their wiring pattern, as shown in this drawing. Then, irreducible capacitors 3, 4 and an irreducible resistor 5, which have been prepared as the completed chip

components, are inserted into the space formed with the above-stated through holes 7, and conductive paste 6P made of a single metal is applied to predetermined portions such as at the portions of the through holes 7 or the interlayer of the respective green sheets 21G to 26G, followed by the application of pressure to the green sheets 21G to 26G and low-temperature sintering in a reducing atmosphere. As a result, the electronic component built-in multilayer ceramic board as shown in Fig. 1 can be obtained. Note here that reference numerals 31, 41 and 51 in Fig. 3 denote external electrodes of the chip-form capacitors 3, 4 and the resistor 5, respectively, and 52 denotes a resistor pattern applied to the surface of the ceramic board.



⑩ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-288498

@Int Cl.4

識別記号

庁内整理番号

昭和61年(1986)12月18日 44公開

H 05 K 3/46 6679-5F

未請求 発明の数 1 審査請求 (全4頁)

図発明の名称

電子部品内蔵多層セラミツク基板

②特 昭60-130647

昭60(1985)6月14日 砂出

⑫発 明 者· 坂 行 雄 長岡京市天神2丁目26番10号 株式会社村田製作所内

70発 明 者

西

吾 朗 長岡京市天神2丁目26番10号

長岡京市天神2丁目26番10号

株式会社村田製作所内

70発 明 者 腔 木

部

洋

長岡京市天神2丁目26番10号

株式会社村田製作所内

创出 顖 株式会社村田製作所

创代 理 弁理士 山本 恵二 人

1. 発明の名称

電子部品内蔵多層セラミック基板

2. 特許請求の範囲

(1) 四部または貫通孔を有するセラミック基 板を含む複数枚のセラミック基板が積層されて成 る多層セラミック基板と、

多層セラミック基板内であって前記凹部または 貫通孔で形成される空間内に収納されたチップ形 電子部品と、

多層セラミック基板の層間または前記貫通孔内 に設けられていて前記チップ形電子部品を配線し ている導体とを備えることを特徴とする電子部品 内蔵多層セラミック基板。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、多盾セラミック基板内に、例えば コンデンサ、抵抗器、コイル等のチップ形電子部 品を内蔵した電子部品内蔵多層セラミック基板に 関する。

〔従来の技術とその問題点〕

電子回路をより高密度化、多機能化する等のた めに、電子部品を内蔵した多層基板が要望されて いる。

そのような多層基板の1つに、グリーンシート 各層に誘電体ペースト、絶縁体ペースト、導電ペ ースト等を厚膜技術で印刷後、各層を圧着して焼 成することによりし、C、R回路等を構成したも のがある。しかしこのような多層基板においては、 ①圧着・焼成過程でペーストの変形が起こるため、 抵抗値や静電容量等のL、C、Rの特性を計算通 りにすることが困難であること、②使用可能な誘 電体ペーストの誘電率が小さくて大容量コンデン サの形成が困難であること、③絶縁体ペーストの 比抵抗を幅広く選択することが困難であること、 ④印刷積層を繰り返すに従って印刷部の平面性が 非常に悪くなって積層数を増やすことが困難であ ること、等の種々の問題がある。

一方、従来の多層基板の他の例として、いわゆ る抵抗・容量付多層基板がある(例えば「エレク

トロニク・セラミクス」、85 5月号 頁68 ~69参照)。これは、セラミックベースの表面にコンデンサ、抵抗器等を厚膜技術で多層に印刷形成したものである。しかしこのような多層基板においても、①印刷パターンの位置ずれによる特性のばらつき、②コンデンサ容量の制約、③平面性の悪化、等の上述した多層基板とほぼ同様の問題がある。

従ってこの発明は、上述のような問題点を解消 することができる電子部品内蔵多層セラミック基 板を提供することを目的とする。

(問題点を解決するための手段)

この発明の電子部品内蔵多層セラミック基板は、 凹部または貫通孔を有するセラミック基板を含む 複数枚のセラミック基板が積層されて成る多層セラミック基板内であって前記凹部または貫通孔で形成される空間内に収納されたチップ形電子部品と、多層セラミック基板の層間または前記貫通孔内に設けられていて前記チップ形電子部品を配線している導体とを備える

ことを特徴とする。

〔寒施例〕

第1.図はこの発明の一実施例に係る電子部品内 蔵多層セラミック基板を示す概略断面図であり、 第2図はその等価回路図である。貫通孔7をそれ ぞれ有するセラミック基板21~25と賞通孔を **有さないセラミック基板26とが積層されて多層** セラミック基板 2 が形成されており、当該多層セ ラミック基板 2 内であって各セラミック基板の貫 通孔 7 の組み合わせで形成される空間内に、チッ プ形の受動素子等の電子部品、例えば積層タイプ のコンデンサ3、4及び抵抗器5が収納されてい る。そして当該コンデンサ3、4及び抵抗器5は、 多層セラミック基板 2 の層間や貫通孔 7 内に設け られた導体6で適宜配線されて第2図に示すよう な回路を構成している。この場合、各電子部品を 収納する空間を、貫通孔7の代わりに各セラミッ ク基板 2 1 ~ 2 6 に適宜設けた凹部で形成するよ うにしても良い。

上述のような電子部品内蔵多層セラミック基板

の製法の一例を第3図を参照して説明する。還元 雰囲気中で低温焼箱可能なセラミックのグリーン シート 2 1 G ~ 2 6 G の内のグリーンシート 2 1 G~250のそれぞれに、図示のように収納する コンデンサ3、4、抵抗器5の形状・寸法および それらの配線パターンに応じた位置に大小の貫通 孔1を予め殷つか空けておき、そして非選元性の コンデンサ3、4及び非還元性の抵抗器5を予め チップ部品として完成させておいたものを、前記 貫通孔でによって形成される空間内に挿入し、ま た卑金属から成る導電ペースト 6 Pを各グリーン シート210~260の賃通孔7の部分や層間の 所定の箇所に付与した後、各グリーンシート21 G~26Gを圧着し、そして還元雰囲気中におい て低温焼成すると、第1図に示した電子部品内蔵 多層セラミック基板が得られる。尚、第3図中の 31、41、51は、それぞれ、チップ形のコン デンサ3、4及び抵抗器5の外部電極であり、5 2 はセラミック基板の裏面に付与された抵抗パタ ーンである.

この場合、上記グリーンシート21G~26G 等のグリーンシートとしては、例えば、「エレクトロニク・セラミクス」'85 3月号 頁18 ~19に開示されているような、A1zOz、CaO、SiOz、MgO、BzOzと微量添加物から成るセラミック粉末とバインダーとを混合してドクターブレード法によってシート状にされたようなものが利用できる。そのようなグリーンシートはのが利用できる。そのようなグリーンシートは、例えば窒素等の還元雰囲気中で焼成しても特性劣化が無く、しかも例えば900~1000で程度の比較的低温で焼成することができる。

また上記コンデンサ3、4等のコンデンサとしては、例えば、①特公昭56-46641号公報、②特公昭57-42588号公報、③特公昭57-49515号公報に開示されているようなチタン酸バリウム系の非選元性誘電体セラミック組成物、あるいは④特公昭57-37081号公報、③特公昭57-39001号公報に開示されているようなジルコン酸カルシウムを主体とする非選元性誘電体セラミック組成物を用いた例えば積層

タイプのセラミックコンデンサが利用できる。そのようなセラミック積層コンデンサの製法の一例が上記①~③の公報中に開示されている。このようなコンデンサを用いれば、グリーンシート中に収納して選元雰囲気中で焼成しても特性劣化を生じることがない。

上記抵抗器 5 等の抵抗器としては、例えば、特開昭 5 5 - 2 7 7 0 0 号公報、特開昭 5 5 - 2 9 1 9 9 号公報に開示されているようなランカウ素、イットリウムホウ素等の抵抗物質と非選元性抵抗組成物を、例えばセラミック基板上に付与して選元雰囲気中で焼成した抵抗器が利用できる。このような抵抗器が利用できる。このような抵抗器を用いれば、グリーンシート中に収納して選元雰囲気中で焼成しても特性劣化を生じることがない。

上記導電ペースト6P等の導電ペーストとしては、グリーンシートが900~1000℃の還元 雰囲気中で焼成可能なため、例えば、Ca、Ni、Fe等の卑金属から成るものが利用できる。

より具体例を示すと、厚さ200μmのSiOz

がそのような構造のものに限定されないことは勿 論である。

(発明の効果)

以上のようにこの発明は、チップ形電子部品を 多層セラミック基板内の空間に収納した構造であ るため、次のような利点がある。①従来のように 圧着・焼成過程で電子部品の特性のばらつきが起 きることはなく、設計値通りの特性の電子部品を 3次元的に内蔵した多暦セラミック基板が得られ る.②コンデンサとしても、チップ形積層セラミ ックコンデンサを使用することができるので、大 きな静電容量のものが内蔵可能である。③電子部 品は多層セラミック基板内に形成された空間内に 収納されているため、多層基板の平面性を何等悪 化させることはなく、従って積層数の大きな積層 基板が容易に得られる。 ②電子部品は多層セラミ ック基板内に実装されているため、耐湿性等の耐 環境性が良く、従って信頼性の高い製品が得られ る.

4. 図面の簡単な説明

、AlaOa、BaO、BaO、Boびパインダーより成る低温焼結セラミックグリーンシートに、第3図に示すように質通孔を開け、BaTiO。を主成分とする非還元性抵抗器を貫通元性抵抗器を貫通元性抵抗器を貫通元性抵抗器を貫通した。またCa系導電ベーストをスクリーンに印刷法で所定パターンに印刷した後、グリーンシートを圧着し、窒素雰囲気中950℃で焼成シークで開発ですような電子部品内蔵多層セランで発放を得た。そして焼成後の容量、抵抗を行って限を得た。そして焼成後の容量、抵抗を行って限ところ、設計値通りの値が得られた。


尚、以上においてはグリーンシート、コンデンサ、抵抗器等に還元雰囲気中で焼成可能なものを用いた例を説明したが、この発明はそれに限定されるものではなく、例えば酸化雰囲気中で焼けるような要素によって前述したような構造の電子部品内蔵多層セラミック基板を構成しても良い。

また、第1図等に示した電子部品内蔵多層セラミック基板はあくまでも一例であって、この発明

第1図はこの発明の一実施例に係る電子部品内 蔵多層セラミック基板を示す概略断面図であり、 第2図はその等価回路図である。第3図は、第1 図の電子部品内蔵多層セラミック基板の組み立て 前の状態を示す概略断面図である。

2·・・多暦セラミック基板、21~26·・・セラミック基板、21G~26G·・・グリーンシート、3,4·・・コンデンサ、5·・・抵抗器、6·・・導体、7·・・質通孔

代理人 弁理士 山本恵二



. .